Circuite combinationale. Elemente de sintaxa VHDL. Elemente de sintaxa Verilog.
Circuite secventiale sincrone. Bistabilul D. Registri. Parametrizarea, exemplificat prin latima registrilor. Numaratori. Registri de deplasare. Descriere comportamentala in VHDL si Verilog. Verificare directionata. Simulatoare (Vivado, modelsim, ghdl, Icarus).
Automate secventiale (finite state mashine). Structura automatelor Moore si Mealy. Modelarea la nivel RTL. Descrierea VHDL si Verilog.
Circuite partajate pe cale de date si cale de control. Interfata AXI-Stream. Descriere VHDL
Microarhitecturi/Microcontrollere/Microprocesoare. Architectura von-Neumann si Hardward. Microcontrollerul RISC (tip von-Neumann). Descriere in Verilog. Programarea microcontollerului prin cod masina
Microcontrollerul MIPS (tip Hardward). Descriere VHDL. Programarea microcontrollerului prin compilatoare C. Architectura CISC. Architectura VLIW.
Architectura FPGA-urilor. Sisteme on chip. Programmable system si programmable logic. Interfete AXI. Modelarea la nivel de tranzactii.
Elemente de programare structurată. OSSVM. Architectura testbench. Driver. Consumer. Checkboard. Random verification. Functional coveridge.
Elemente de programare orientata pe obiecte. Unified Verification Methodology. Arhietectura modulului de verificare.
Constraint Random Verification. Formal verification
Assertion based verification (verificare bazat pe afirmatii). Elemente de sintaxa SystemVerilog. Property description languages (limbaje pentru descrierea proprietatilor). Secvente, proprietati, acoperire.
Elemente pentru integrarea in siliciu I. Minimizarea functiilor logice. Biblioteci CMOS. Maparea tehnologica.
Elemente pentru integrarea in siliciu II. Paduri. Sinetizatoare de frecventa. Circuite de alimentare.
Elemente pentru integrarea in siliciu III. Plasarea. Rutarea.
Tematica sedintelor de laborator/proiect
Impunerea cerintelor (studiu de caz/fezabilitate)
Studierea referinţelor bibliografice si a solutiilor existente
Intocmirea continutului tehnica
Prezentarea rezultatelor preliminare
Verificarea si imbunatatire a continutului
Elaborarea unei prezentari PowerPoint
Teste finale
Bibliografie
Botond Sandor Kirei, Proiectarea sistemelor digitale cu instrumente HDL, Casa Cartii de Stiinta, 2016
M. D. Ciletti, „Advanced Digital Design with the Verilog HDL”, Ediția doua, Editura Prantice Hall, Upper Saddle River, New Jersey, 2011.
N. H. E. Weste, D. M. Harris, CMOS VLSI Design – A Circuits and Systems Perspective, Ediția patra, Editura Pearson Education, 2011
S. Kilts, „Advanced FPGA Design: Architecture, Implementation, and Optimization”, Editura Wiley-IEEE Press, 2007
C.H. Roth, L. K. John, „Digital System Design Using VHDL”, Ediția doua, Editura Thomson Learning, Toronto, Canada, 2008.
M. Zwolinski, „Digital System Design with SystemVerilog”, Ediția Pearson Education, Crawfordsville, Indiana, 2009.
I. Bucur, „Proiectare si Testare Logica”, Editura Cartea Universitara, Bucuresti, 2006
S. Golson, „State Machine Design Techniques for Verilog and VHDL”, Synopsys Journal of High-Level Design, pp. 1-2, 1994
S. Nicola, „Circuite Integrate Numerice. Aplicații în mecatronică”, Ediția Universitaria, 2005
M. E. Ilaș, C. Ilaș, „Proiectarea Circuitelor Integrate Digitale Folosind Limbajul Verilog”, Ed. MatrixRom, 2011.
Z. F. Baruch, „Structure of Computer Systems”, Editura U. T. PRES, Cluj-Napoca, 2002
Z. F. Baruch, „Structura sistemelor de calcul”, Editura Albastră, Cluj-Napoca, 2005
S. Hintea, „Tehnici de Proiectare cu Arii Logice”, Editura U. T. Press, 2003
D. Nicula, Electronică digitală – Carte de învățătură, Ediția doua, Editura Universității Transilvania din Brașov, 2015
S. Iman, S. Joshi, „The e Hardware Verification Language”, Editura Springer, 2004
L.M. Surhone, M. T. Tennoe, S. F. Henssonow, „OpenVera”, Editura Betascript Publishing, 2011.
J. Bhasker, „A SystemC Primer, Second Edition”, Editura Star Galaxy Publishing, 2004
B. S. Kirei, I. Dornean, A. Fazakas, M. Topa, „Comparing Verilog and VHDL”, Proceedings of MicroCAD 2007, Miskolc, Hungary, pg. 35-40, 22-23 March 2007
Z. Hascsi, „Proiectarea Asistată de Calculator a Circuitelor Digitale”, Notiție de curs, http://arh.pub.ro/zolih/courses/paccd/paccd.php, 22 Aprilie 2016 (ultima vizualizare)
Janick Bergeron, Eduard Cerny, Alan Hunter, Andrew Nightingale, „Verification Methodology Manual for Systemverilog”, Springer, 2005
